RTL ASIC

$30-250 USD

Cerrado

Publicado

hace más de 7 años

$30-250 USD

Pagado a la entrega

I am looking for the following digital block to be synthesized. An expandable memory, where I can simply edit the number of bits I would like to write to my chip. E.g. A synchronous serial to parallel converter that I can define the number of bits depending on the application. The memory will have a data, clock, chip enable, clear line.

PLC & SCADA

ID del proyecto: 11732977

Información sobre el proyecto

3 propuestas

Proyecto remoto

Activo hace 7 años

¿Buscas ganar dinero?

Dirección de email

Beneficios de presentar ofertas en Freelancer

Fija tu plazo y presupuesto

Cobra por tu trabajo

Describe tu propuesta

Es gratis registrarse y presentar ofertas en los trabajos

3 freelancers están ofertando un promedio de $483 USD por este trabajo

@loi09dt1

Please visit my profile to see my expertise. Thanks

$545 USD en 5 días

5,0

(1 comentario)

1,4

@aghayth

Hi I guess you should define the maximum memory of your vhdl/verilog code. I mean at synthesize time. and can define a configuration register which hold the size of the memory. this register shall be written before using the memory. we have many options here depending on your application. if you have on chip SoC processor or not.

$155 USD en 15 días